## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-045927

(43) Date of publication of application: 14.02.1997

(51)Int.CI.

H01L 29/786 H01L 21/28 H01L 21/3205

(21)Application number: 07-211195

(71)Applicant: SEMICONDUCTOR ENERGY LAB CO

LTD

i).

(22)Date of filing:

27.07.1995


(72)Inventor: YAMAZAKI SHUNPEI


#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To eliminate contact failures and solve the reliability problems for an active matrix liquid crystal display.

SOLUTION: The connection between the drain 110 of a thin film transistor and an ITO electrode 114, which is the pixel element, is composed of a laminated film 119 formed of a titanium film, an aluminum film and a titanium film. In this case, since the semiconductor is brought into contact with the titanium film, and the ITO with the titanium film, contact failure and the deterioration in reliability are suppressed. The low resistivity, which is the feature of the aluminum interconnection, can be also provided.





#### **LEGAL STATUS**

[Date of request for examination]

19.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Searching PAJ Page 2 of 2

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出顧公開發号

神奈川県厚木市長谷308番地 株式会社平

導体エネルギー研究所内

#### 特開平9-45927

(43)公開日 平成9年(1997)2月14日


(51) Int.CL*		織別起号	庁内整理番号	ΡI				技術表	示體的
HOIL	29/786	301		2	29/78	612C			
	21/28				21/28	301			
	21/3205				21/88	R			
						N			
				田王前!	水 宗語水	商東項の数 6	FD	(全 ′	7 段)
(21) 出顧番	<del></del>	<b>特顧平7−211195</b>	· · · · · · · · · · · · · · · · · · ·	(71) 出庭人 000153878					
	•				株式会	社半導体エネル・	<del>Y-CI</del>	究所	
(22)出題日		平成7年(1995)7	月27日		神奈川県原木市長谷398港地				
				(72) 新明	独山 背	出			

(54) 【発明の名称】 半導体装置

#### (57)【要約】

【目的】 アクティブマトリクス型の液晶衰示装置において、配線の接触不良や信頼性の問題を解決する。

【構成】 薄膜トランジスタのドレイン110と画素電極であるiTO電極114との接続を119で示されるチタン膜とアルミニウム膜とチタン膜との満層膜で構成する。この場合、半導体とチタン膜、ITOとチタン膜とが接触することになるので、接触不良や信頼性の低下を抑制することができる。またアルミニウム配線の特徴である低抵抗性を得ることができる。



【特許請求の範囲】

【請求項】】半導体と酸化物導電膜とを接続する配線を

前記配線はチタン膜とアルミニウム膜とチタン膜との霜 層構造を有し、

前記チタン膜の一方と半導体とが接触しており、

前記チタン膜の他方と酸化物導電膜とが接触しているこ とを特徴とする半導体装置。

【請求項2】画素電極を構成する酸化物導電膜と、

を接続する配簿と、

前記配線と同一の材料で構成される前記薄膜トランジス タを進載するための退光膜と、

前記配線と同一の材料で構成される前記画案電極の縁を 覆って形成された遮光膜と、

を有し、

前記配線はチタン膜とアルミニウム機とチタン膜との綺 **歴構造を有していることを特徴とする半導体装置。** 

【請求項3】画素電極を構成する酸化物導電膜と、

を接続する第1の配線と、

前記第1の配象と同一の材料で構成される前記薄膜トラ ンジスタを返該するための遮光膜と、

前記第1の配象と同一の対斜で構成される前記画素電極 の縁を覆って形成された遮光膜と、

前記薄膜トランジスタのソース領域に接続された第2の

前記第2の配簿に接続された前記第1の配線と同一の材 料で構成される引き出し配線と、

前記第1の配線はチタン購とアルミニウム膜とチタン膜 との種層構造を有していることを特徴とする半導体装

【請求項4】請求項1乃至請求項3において、

酸化物導電膜として!TOまたはS。O,膜が利用され ることを特徴とする半導体装置。

【請求項5】請求項1乃至請求項3において、チタン膜 の代わりにクロム膜が用いられることを特徴とする半導

とアルミニウム膜との領層膜で構成されていることを特 徴とする半導体鉄置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本明細書で関示する発明は、アク ティブマトリクス型の表示装置、例えばアクティブマト リクス型の液晶表示装置の構成に関する。

[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置 においては、薄膜トランジスタが石英葉板またはガラス 50 る。

基板上に集論化された構成を有している。この集積度は 近年ますます高めることが要求されている。一方で液晶 表示装置は、大画面を表示することが要求されるので、 ますます大面積化することが要求されている。このこと は、集補化を増し、同時に小型化が計られるLSI回路 と大きく異なる部分である。

【0003】このように大面論化が計られる一方で、関 口率を高くする目的から配線の幅を極力細くすることが 求められている。しかし、大面積を有する画素領域に幅 前記酸化物導電膜と薄膜トランジスタのドレイン領域と 19 の細い配線を配置した場合。その抵抗分の影響が問題と なってしまう。

【①①①4】また、アクティブマトリクス型の液晶表示 装置においては、各面素に配置される薄膜トランジスタ を遮蔽する手段や、各画素電極の縁を覆うブラックマト リケスと称される進蔵手段が必要とされている。一般に この薄膜トランジスタの遮蔽手段やブラックマトリクス は、配線とは別に配置されている。このような構成は、 作製工程の煩雑化を招くことで好ましいことではない。 【①①05】また配線の抵抗を低減させる手段として配 前記酸化物導電膜と薄膜トランジスタのドレイン領域と 26 銀付斜にアルミニウムを利用することが考えられてい

る。しかし、アルミニウムは半導体や透明導電膜(一般 にITO等の酸化物導電膜が利用される)との電気的な 接触が不安定になりやすく。信頼性が低いという問題が ある.

[0006]

【発明が解決しようようとする課題】本明細書で開示す る発明は、関目率を高くする構成を作製工程の少ない方 法で得ることを課題とする。また、配簿材料によって生 じる接触の不安定性を除去した構成を提供することを課 36 題とする。

[0007]

【課題を解決するための手段】本明細書で開示する発明 の一つは、半導体と酸化物導電膜とを接続する配線を有 し、前記配線はチタン膜とアルミニウム膜とチタン膜と の積層構造を有し、前記チタン膜の一方と半導体とが接 触しており、前記チタン膜の他方と酸化物導電膜とが接 触していることを特徴とする。

【0008】上記の構成の一例を図2(C)に示す。図 2(C)には、藥膜トランジスタのドレイン領域110 【請求項6】請求項3において、第2の配線はチタン膜 40 とITOでなる画素電優114とをチタン膜とアルミニ ウム膜とチタン膜との領層膜でなる配線119で接続し た構成が示されている。

> 【①①09】とろような構成にすると、半導体であるド レイン領域110とチタン膜とが接触し、また酸化物で あるITO電板114とチタン膜とが接触することにな る。半導体とチタン膜とは電気的に良好な接触を行わず ことができる。アルミニウムと半導体との接触は不安定 になりやすいという問題がある。しかし上記のような様 成とすることによって、その問題を解決することができ

> > 7/12/2005

【0010】また、1TOとチタン購との接触も良好な ものとすることができる。一般にアルミニウムとITO (一般に酸化物導電膜) との接触も不安定になってしま うが、このような構成とすることによって、この問題も 解決することができる。また上記ような効果に加えて、 低低銃のアルミニウムを用いることによる効果も同時に 得ることができる。

【①①11】他の発明の構成は、画素電極を構成する酸 化物類電膜と、前記酸化物類電膜と薄膜トランジスタの 料で構成される前記薄膜トランジスタを遮蔽するための 退光膜と、前記配線と同一の材料で構成される前記画案 電極の縁を覆って形成された選光膜と、を有し、前記配 線はチタン膜とアルミニウム膜とチタン膜との積層構造 を有していることを特徴とする。

【① ① 1 2 】上記機成の具体的な例を図2 (C) に示 す。図2(C)には、!TOでなる画素属掻114と、 画素電優114と薄膜トランジスタのドレイン領域11 ①とを接続するチタン膜とアルミニウム膜とチタン膜と る材料でもって構成された薄膜トランジスタを進蔵する 遮蔽膜118が示されている。

【①①13】また図2(C)を上方から図3に示すよう に、配線119を構成する材料でもって!TO電極11 4の褌を覆って形成された建敬順(ブラックマトリク ス) 301が形成されている。

【0014】上記機成で重要なのは、配線119と遮蔽 膜118とブラックマトリクス301とは同一の多層膜 をパターニングすることによって得られたものであるこ とである。即ち、このような機成とすることによって作。30 製工程を簡略化することができ、作製歩響りの向上や作 製コストの削減することができる。

【0015】本明細音で開示する発明において、電気的 な特性を考えた場合には、チタン膜を用いることが最も 好ましい。しかし、返蔵暖やブラックマトリクスといっ た光学的な役割を考えた場合は、チタン膜の代わりにク ロム膜を用いることが有用となる。

【① 0 1 6】また、上記チタン膜やクロム膜仲に数重置 %以下の適当な不絶物を含有させ、その光学特性や電気 特性を制御してもよい。

【0017】他の発明の構成は、画素電極を構成する酸 化物準電膜と、前記酸化物準電膜と薄膜トランジスタの ドレイン領域とを接続する第1の配線と、前記第1の配 線と同一の材料で構成される前記薄漿トランジスタを退 蔽するための進光膜と、前記第1の配線と同一の材料で 機成される前記画案電径の線を覆って形成された遮光膜 と、前記薄膜トランジスタのソース領域に接続された第 2の配線と、前記第2の配線に接続された前記第1の配 級と同一の材料で構成される引き出し配線と、を育し、

との積層構造を有していることを特徴とする。

【0018】上記機成の具体的な例を図2(C)に示 す。 図2 (C) に示す構成においては、第1の配線とし て119で示されるチタン膜とアルミニウム膜とチタン 膜との領層配象が示されている。また第2の配象として 112で示されるチタン膜とアルミニウム膜との積層配 線が示されている。

[0019]

【作用】図2 (C) に示すように配線 119をチタン膜 ドレイン領域とを接続する配線と、前記配線と同一の材 10 とアルミニウム鸌とチタン膜との綺層膜で構成すること により、低抵抗であるというアルミニウム膜を用いる有 用性を得られると同時に、半導体とチタン膜の電気的な 接触性の良好さ、さらには酸化物透明導電膜とチタン膜 との電気的な接触性の良好さを利用することができ、信 類性の高い構成とすることができる。

【0020】またこの配線119を構成する3層膜を用 いて、薄膜トランジスタの遮光膜118と画案電極の縁 を覆うブラックマトリクスとソース配線112からの引 き出し配線を形成することができる。このような構成は の債暑膜でなる配線119と、この配線119を構成す 20 作製歩図りの向上や作製コストの低減を計る上有用なこ ととなる。

[0021]

【実総例】

【実能例1】図1及び図2に本実施例に示すアクティブ マトリクス型の液晶表示装置の作製工程の概要を示す。 まず墓板101であるガラス基板または石英基板上に下 地膜102として酸化珪素膜101を3000人の厚さ に成膜する。この下地膜の成膜方法は、プラズマCVD 法やスパッタ法を用いればよい。

【①①22】この敵化珪素膜は、基板中からの不純物の 拡散を抑えたり、基板と半導体膜との間に働く応力を経 和する機能を有している。基板として石英基板を用いる 場合には、この下地膜となる陽極酸化膜の厚さを厚くし た方が好ましい。これは、加熱に際して石英基板は珪素 薄膜に比較してほとんど縮まず、半導体膜との間で応力 が生じやすいからである。

【0023】下地膜の成膜を行ったら、後に薄膜トラン ジスタの活性層を構成するための出発膜となる非晶質症 素膜を成膜する。この非晶質珪素膜の厚さは例えば50 46 () Aとする。この非晶質珪素膜の成膜方法は、プラズマ CVD法や減圧熱CVD法を用いればよい。

【0024】得られる薄暖トランジスタの特性が低くて もよいのなら、このまま非晶質経素膜を用いて薄膜トラ ンジスタを構成する。また高画質な表示を得るのであれ は、この非晶質珪素膜を結晶化して結晶性珪素膜に変成 する。以下において結晶性珪素膜に変成する工程の一例 を示す。

【0025】ここでは、珪素の結晶化を助長する金属元 意を用いて高い結晶性を有する結晶性性素膜を得る方法 前記第1の配線はチタン膜とアルミニウム膜とチタン膜 50 を示す。まず得られた非晶質珪素膜の表面に所定の濃度 に調整されたニッケル酢酸塩溶液を塗布する。そしてスピナーを用いて余分の溶液を吹き飛ばして除去する。こうして非晶質珪素膜の裏面にニッケル元素が接して保持された状態とする。そして620℃、4時間の飼熱処理を行うことにより、結晶性珪素膜を得る。

【① 0 2 6】上記の結晶化方法以外に、レーザー光の照射による方法、単なる加熱による方法、赤外光等の破光の照射による方法、それらの方法を組み合わせた方法を利用することができる。

【0027】そして得られた結晶性注素膜をパターニン 19 グすることにより、図1(A)に示すように、ガラス基板101上に下地膜102が形成され、さらに薄膜トランジスタの活性層103(島状の半導体層)が形成された状態を得る。ここでは、活性層103が結晶性珪素膜で構成されたものとして以下の説明を行う。

【0028】図1(A)に示す状態を得たら、ゲイト組織費104として機能する酸化珪素費102をプラスマ CVD法またはスパッタ法で1000Aの厚さに成膜する。 さらにスカンジウムが0.2kt %含まれたアルミニウム費を6000Aの厚さに成膜する。 さらにこれをパタ 20 ーニングしてゲイト電極105を形成する。 このゲイト電極105が1層目の配線となる。

【① 0 2 9】 このゲイト電極をアルミニウムで構成することは重要である。図3に示すようにゲイト電極1 0 5 はマトリクス状に配置されたゲイト線から延在して構成されている。従って、その配根抵抗が無視できない場合は、信号の遅延や動作不良が生じてしまう。特に大面積化された液晶表示装置においてはこの問題が顕在化する。よって、本実施例に示すようにゲイト電極およびそれと同時に形成されるゲイト線を低低減材料であるアル 30 ミニウムで構成することは有用なこととなる。

【0030】ゲイト電極105を形成したち、酒石酸が3~10%含まれたP目与7のエチレングルコール溶液を電解溶液とした陰極酸化を行う。この陽極酸化を行うことで緻密な瞬間を有する陽極酸化験106を2500人の厚さに形成する。この陽極酸化瞬は、アルミニウムの異常成長やクラックの発生を防ぐといった機能を有している。またこの陽極酸化膜は、後の不純物イオンの注入工程において、オフセットゲイト領域を形成するためのマスクとして機能する。

【0031】図1(B)に示す状態を得たち、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。ここではNチャネル型の薄膜トランジスタを形成するためにP(リン)イオンの注入をブラズマドーピング法でもって行う。

【①032】 Pイオンの注入を行うことで、ソース領域 107とドレイン領域110とが自己整合的に形成される。また同時にチャネル形成領域109とオフセットゲイト領域108とがやはり自己整合的に形成される。 (図1(C)) 【① 033】図1 (C) に示す不終物イオンの注入が終了したち、レーザー光の照射を行い、ソース/ドレイン 領域のアニールを行う。即ち、注入されたPイオンの活 性化とPイオンの注入により損傷した領域の結晶性の回 復を行う。

【① 0 3 4 】そして、第1の層間絶練 版1 1 1 として酸化珪素膜を5000 Aの厚さにプラズマC V D 法でもって成 膜する。そしてソース領域107に達するコンタクトホールの形成を行う。なお層間絶練 膜として酸化珪素膜を用いると、後に形成される配線のチタン膜と酸化珪素膜とが反応し、酸化チタンが形成されてしまうことがある。このような場合は、酸化珪素膜の代わりに窒化珪素膜を用いることが好ましい。また酸化珪素膜と窒化珪素膜を用いることが好ましい。(図1 (D))

【0035】次に図2(A)に示すようにソース領域にコンタクトするソース配線の形成を行う。この配線ソース112は、チタン膜とアルミニウム膜との領層で構成されている。ここではチタン膜の厚さを500A、アルミニウム膜の厚さを4000Aとする。成膜方法はスパッタ法を用いる。なおこのソース配線112が2層目の配線となる。

【0036】チタン膜を設けるのは、アルミニウムと珪素との接触を行わすと両者が反応してしまい接触不良が生じたり、接触抵抗の経時変化が生じてしまうからである。図3に示すようこの配線ソース112から延在して各画素に配置された薄膜トランジスタのソース領域にコンタクトが行われる。

【0037】次に図2(B)に示すように、第2の層間 組織膜113を4000Aの厚さに成膜する。との第2 の層間絶縁膜は、プラズマCVD法で成膜される酸化達 素膜でもって構成される。また後にチタン膜が酸化チタ ン膜に変成しないようにするために、酸化注意膜の代わ りに窒化注意膜を用いるのでもよい。また酸化注素膜と 窒化注意膜との積層膜を用いるのでもよい。また窒化注 素膜と酸化注素膜と窒化注素膜との積層膜を用いるので もよい。

【0038】次に回案電極となる「TO電操」14を形成する。「TO電操以外には、S.O、を利用することができる。ここで重要なのは、回案電極として適明導電40 膜を用いる必要があるということである。

【① 0 3 9】そしてコンタクトホール115と116の 形成を行う。115は、ソース級の取り出し電極であ り、周辺回路との接続が行われる配線を形成するための 関口である。また116はドレイン領域と画素電極との コンタクトをとるための開口である。(図2(B)) 【0040】そして第3層目の配線となる3層質を成膜 する。この3層類は、チタン膜とアルミニウム膜とチタン膜とで構成される。成膜方法はスパッタ法、または葉 君法を用いる。そしてこの3層目をパターニングして、

50 (1) 周辺回路とのコンタクトや外部回路とのコンタク

#### トを取るための配線117

(2) 薄膜トランジスタを遮光するための遮光膜 1 1 8 (3)薄膜トランジスタの出力(ソース領域110)を

画素電極114に連結するための配線119

(4)図2には図示されないブラックマトリクス(図3 の3()1で図示)を形成する。

【① ①41】アルミニウム膜をチタン膜で挟んだ3箱機 造とすることで、

・ソース領域110とのコンタクトを良好なものとす

・2層目の配線112とのコンタクトを良好なものとす る.

· I TO電攝114とのコンタクトを良好なものとす

といった効果を得ることができる。

【①①42】図3に図2に示す構成を上面からみた状態 を示す。図3には、一つの画案を中心として示されてい る。 図3のA-A で切った断面が図2 (C) に示す機 成に相当する。図3には、画素電極114の縁を覆うよ ている。また図3を見れば明らかなように、本実能例に おいては、ブラックマトリクス301と薄膜トランジス タの進光膜 1 1 8 とはつながった膜でもって構成されて いる。しかしこのブラックマトリクス301と進光膜1 18とを別々に分離する構成としてもよい。なお、返光 膜118と配線119とをつなげることは、不要な容量 を形成してしまうことになるので好ましくない。

【0043】なお、図3には図2(C)の117で示さ れる配浪は示されていない。この117で示される配根 は、実際には画素領域の端においてソース根112の端 30 部にコンタクトする構成となる。

【①①44】〔実施例2〕本実施例は、実施例1に示す 構成においてゲイト電極の構造を工夫した例に関する。 本実能例においては、ゲイト電極をチタン膜とアルミニ ウム膜とチタン膜との綺層で構成したことを特徴とす

【①①45】図4にゲイト電極の作製工程を中心として 示す。図4(A)に示されているのは、酸化珪素膜でな るゲイト電極401上にチタン膜を100点程度の厚さ ニウム膜を5000Aの厚さに成膜し、さらにチタン膜 を100人程度の厚さに成験し、このチタン膜とアルミ ニウム膜とチタン膜との積層膜をゲイト電極の形状にパ ターニングした状態が示されている。

【①①46】図4(A)においては、チタン膜402と アルミニウム膜403とチタン膜404とで構成される ゲイト電極が示されている。

【0047】図4(A)に示す状態を得た後、陽便酸化 を行い、ゲイト電極の周囲に緻密な陽極酸化原405を 形成する。陽極酸化膜の厚さは200人とする。ここで「50」119と同時に形成することができる。またこの配線1

は、チタンとアルミニウムの院長酸化膜を形成すること になるので、数百A以上の厚さに陽極酸化膜を形成する ことは困難である。(図4(B))

【①①48】次に第1の層間絶縁膜として窒化珪素膜4 ○6をプラズマCVD法で4000人の厚さに成膜す る。(図4(C))

【①①49】さらにゲイト電極にコンタクトするための アルミニウム配線407を形成するためのコンタクトホ ールの形成を行い、ゲイト電極を構成するチタン膜40 16 4にアルミニウム配線407を形成する。なお、このア ルミニウム配線は、薄膜トランジスタが形成された部分 から離れた周辺回路部分に形成される。

【0050】このような構成とすると、ゲイト絶縁膜と アルミニウム膜が直接触れることがないので、アルミニ ウムの以上成長部分がゲイト絶縁膜内に侵入したりする ことがないものとすることができる。そして、ゲイト電 極とゲイト絶縁膜との間における界面特性を良好なもの とすることができる。この結果、薄膜トランジスタの動 作を良好なものとすることができる。

うに配置されているブラックマトリクス301が示され 20 【0051】また、配線407を形成するためのコンタ クトホールの形成において、ゲイト電極上面の陽極酸化 膜へのエッチング工程が容易となる。即ち、アルミニウ ム上に陽極酸化膜が形成されている状態においては、陽 極酸化膜のみを選択的に除去することが困難であるが、 本実施例に示すような構成とすることにより、この問題 を解決することができる。

> 【①052】本実施例に示す構成を実施例1に示す構成 に組み合わせることにより、得られる装置の作製歩響り や作製コストの削減を実現することができる。また装置 の信頼性を高めることができる。

#### [0053]

【発明の効果】本明細書で開示する発明を利用すること で、配線材料によって生じる接触の不安定性を除去した 槎成を得ることができる。

【()()54】例えば図2(C)や図3に示すような機成 とすることで以下に示すような効果を得ることができ

(1) ソース棟112をアルミニウム膜とチタン膜の荷 **戸膜とすることで、ソース配線における弯圧降下を抑制** に成漿し、さらにスカンジウムを後重に含有するアルミ 40 することができる。この効果は特に大面論の液晶表示装 置において顕著に有用なものとなる。

> (2) ソース第112をアルミ膜とチタン膜の積層膜と することで、ソース配線112とソース領域107との 電気的な接続を確実なものとすることができる。

> (3) 119で示されるドレイン領域110と画素電極 114とを接続するための配線を構成するための多層膜 を用いて選光験 118を形成することができる。特にこ の進光膜は新たな工程を付加せずに得ることができる。

> (4) 買辺回路との接続に利用される配線117を配線

(5) **特開平9-45927** 10 活性層(島状半導体領域) 17のソース配象112とのコンタクト及び周辺回路の \*103 ゲイト絶縁膜(酸化珪素膜) コンダクトを確実なものとすることができる。 104 ゲイト電極 (アルミニウム電極) (5)配線119において、ドレイン領域110と1丁 105 Q電極114とのコンタクトを確実なものとすることが 院極酸化膜 106 ソース領域 107 できる。 (6)配線119の形成と同時にブラックマトリクスを オフセットゲイト領域 108 チャネル形成領域 形成することができる。 109 ドレイン領域 【1) () 5.5】 このように、作製工程を特に増やすことな 110 層間絶縁膜(1層目の層間絶縁膜) 111 しに、多数の役割を有する構成を同時に形成することが ソース配線(チタン膜とアルミニウム できる。そして、高い特性を有したアクティブマトリク 19 112 ス型の液晶表示装置を低コストで得ることができる。 膜との精屈膜) 113 **層間絶縁膜(2層目の層間絶縁膜)** 【図面の簡単な説明】 【図1】 アクティブマトリクス回路の作製工程を示 画素電極(! TO電極) 114 ソース配領へのコンタクト関口 寸. 115 ドレイン領域へのコンタウト開口 [図2] アクティブマトリクス回路の作製工程を示 116 117 国辺回路への配線 す. 退蔽膜 [図3] 画素領域の概要を示す。 118 ドレイン領域と画素電極とを接続する 真能例のゲイト電極の概要を示す。 119 [図4] 配象 【符号の説明】 ブラックマトリクス ガラス墓板 26 301 101 下地膜(酸化硅素膜) 102 [図2] [図1] (A) (A) 101 1202 (B) (B) 110 (C) 114 (D) 112 77

(2) 特開平9-45927 [図3] [図4] (A) (A) • (B) (C) ソース製 (D) 407 -

```
【公報復別】特許法第17条の2の規定による補正の掲載
【部門区分】第7部門第2区分
【発行日】平成14年10月25日(2002, 10, 25)
【公開香号】特開平9-45927
【公開日】平成9年2月14日(1997.2.14)
【年通号数】公開特許公報9-460
【出願香号】特願平7-211195
【国際特許分類第7版】
 HO11 29/785
     21/28
          301
     21/3205
[FI]
 H01L 29/78
          612 C
          301 R
     21/28
     21/88
             R
【手統領正書】
【提出日】平成14年7月19日(2002.7.1
```

【手統領正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 半導体装置およびその作製方法

【手続箱正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【捕正内容】

【特許請求の範囲】

【語求項1】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記ソース領域または前記下 レイン領域と電気的に接続する配根と、前記配線と電気 的に接続する画素電極と、前記半導体膜を退光する退光 膜とを有し、前記画素電極の縁が前記進光膜と重なるこ とを特徴とする半導体装置。

【請求項2】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記ソース領域または前記ド レイン領域と電気的に接続する箱層配算と、前記積層配 級と電気的に接続する画素電極と、前記半導体験を選光 する進光膜とを有し、前記画案電程の海が前記進光膜と 重なることを特徴とする半導体装置。

【語求項3】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記半導体膜上に形成された ゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイ ト電極と、前記ゲイト電極上に形成された層間絶練膜 と、前記ソース領域または前記ドレイン領域と電気的に 接続する論層配線と、前記積層配線と電気的に接続する 画素電極と、前記半導体膜を選光する積層構造でなる選 光験とを有し、前記論層配線と論層構造でなる前記越光 膜は前記層間絶縁膜上に接して形成されていることを特 徴とする半導体装置。

【請求項4】請求項2または請求項3に記載の前記請愿 配領はチタン膜とアルミニウム膜とチタン膜との積層で あることを特徴とする半期体装置。

【請求項5】請求項2または請求項3に記載の前記論層 配領はクロム膜とアルミニウム膜とクロム膜との積層で あることを特徴とする半導体装置。

【語求項6】語求項3に記載の前記進光膜はチタン膜と アルミニウム膜とチタン膜との霜層であることを特徴と する半導体装置。

【語求項7】語求項3に記載の前記進光膜はクロム膜と アルミニウム膜とクロム膜との前層であることを特徴と する半導体装置。

【請求項8】絶縁基板上に半導体膜を形成し、前記半導 体験上にゲイト絶縁膜を形成し、前記ゲイト絶縁膜上に ゲイト電極を形成し、前記半導体膜に不絶物イオンを注 <u>入することにより、前記半導体膜にソース領域およびド</u> レイン領域を形成し、前記ゲイト電極上に層間絶繰膜を 形成し、前記層間絶縁膜上に画素電極を形成し、前記層 間絶縁膜上に積層膜を形成し、前記積層膜をパターニン グすることにより、積層配線と前記半導体膜を遮光する **退光膜を形成し、前記詞層配線は前記ソース領域または** 前記ドレイン領域と前記画素電極を電気的に接続し、前 記画素電極の確は前記退光膜と重なることを特徴とする 半導体装置の作製方法。

【請求項9】請求項8に記載の前記積層膜はチタン膜と アルミニウム膜とチタン膜との荷屋であることを特徴と

- 稿 1-

する半導体装置の作製方法。

【請求項10】請求項8に記載の前記積層膜はクロム膜

<u>とアルミニウム隣とクロム膜との流層であることを特徴とする半導体装置の作製方法。</u>

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 ☑ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY